英文版

赵怿龙

教育经历

上海交通大学 (SJTU) 2022.9 - 至今

上海, 中国

上海交通大学 (SJTU) 2018.9 - 2021.3

上海, 中国

上海交通大学(SJTU) 2014.9 - 2018.6

上海, 中国

论文 (完整列表见这里

Yilong Zhao, Mingyu Gao, Fangxin Liu, Yiwei Hu, Zongwu Wang, Han Lin, Ji Li, He Xian, Hanlin Dong, Tao Yang, Naifeng Jing, Xiaoyao Liang, and Li Jiang, UM-PIM: DRAM-based PIM with Uniform & Shared Memory Space, in 51st International Symposium on Computer Architecture (ISCA’24)

[BibTeX] [url] [slides]

Yilong Zhao, Li Jiang, Mingyu Gao, Naifeng Jing, Chengyang Gu, Qidong Tang, Fangxin Liu, Tao Yang, and Xiaoyao Liang, RePAST: A ReRAM-based PIM Accelerator for Second-order Training of DNN, arXiv preprint 2022

[arxiv]

Weidong Cao, Yilong Zhao(Co-First-Author), Adith Boloor, Yinhe Han, Xuan Zhang, and Li Jiang, Neural-PIM: Efficient Processing-In-Memory with Neural Approximation of Peripherals, in IEEE Transactions on Computers (TC), 2021

[BibTeX] [url]

Yilong Zhao, Zhezhi He, Naifeng Jing, Xiaoyao Liang, and Li Jiang. 2021. Re2PIM: A Reconfigurable ReRAM-Based PIM Design for Variable-Sized Vector-Matrix Multiplication. In Proceedings of the 2021 on Great Lakes Symposium on VLSI (GLSVLSI ‘21)

[BibTeX] [url] [slides]

Zhuoran Song, Yilong Zhao, Yanan Sun, Xiaoyao Liang and Li Jiang.ESNreram: An Energy-Efficient Sparse Neural Network Based on Resistive Random-Access Memory. Proceedings of the 2020 on Great Lakes Symposium on VLSI, GLSVLSI. 2020: 291-296.

[BibTeX] [url]

Chaoqun Chu, Yanzhi Wang, Yilong Zhao, Xiaolong Ma, Shaokai Ye, Yunyan Hong, Xiaoyao Liang, Yinhe Han and Li Jiang. PIM-Prune: Fine-Grain DCNN pruning for Crossbar-based Process-In-Memory architecture. ACM/IEEE Design Automation Conference, DAC, 2020

[BibTeX] [url]

Jia Wang, Yilong Zhao, Xin Huang and Guangqiang He. High Speed Polarization-Division Multiplexing Transmissions Based on the Nonlinear Fourier Transform, ZTE COMMUNICATIONS 17, 3 (2019).

[BibTeX] [url] [pdf]

Aiguo Sheng, Yilong Zhao, and Guangqiang He, “Characterization of Kerr Solitons in Microresonators with Parameter Optimization and Nonlinear Fourier Spectrum,” in Conference on Lasers and Electro-Optics, OSA Technical Digest (Optical Society of America, 2019), paper JW2A.47.

[BibTeX] [url]

Aiguo Sheng, Yilong Zhao, and Guangqiang He, “Quadratic soliton combs in doubly resonant half-harmonic generation,” in Nonlinear Optics (NLO), OSA Technical Digest (Optical Society of America, 2019), paper NTu4A.18.

[BibTeX] [url]

专利

蒋力,赵怿龙,“可重构架构、加速器、电路部署和计算数据流方法”。发明专利,申请号:202010910280.5;授权号:CN112181895B

蒋力,赵怿龙,崔晓松,陈云,廖健行,“神经网络电路”。发明专利,申请号:202010729402.05;公开号:CN114004344A

个人经历

上海交通大学, 先进计算机体系结构实验室

蒋力 教授指导

研究 用于DRAM-PIM架构的统一内存设计2022.10 - 2023.11

研究目的是解决DRAM-PIM中PIM计算单元与内存交织的冲突问题。为DRAM-PIM设计了一个统一内存空间,具有不同交织策略的CPU和PIM页面共存于此空间中并按需分配。CPU可以访问PIM页面从而避免了现有隔离内存空间的设计带来的数据传输问题。

上海期智研究院

研究 __基于ReRAM存算一体技术的二阶优化加速器设计__ 2021.01-2022.07

研究目的是基于存算一体技术设计一个神经网络二阶优化器。利用泰勒展开使用低精度ReRAM矩阵求逆电路实现高精度求逆,以满足神经网络二阶优化的精度要求。架构设计包括一些二阶优化中特有的算子的存算一体设计、架构映射策略设计。

华为合作项目 __面向光通信、无线通信的的存算一体实现__ 2021.03-2022.06

研究目的是基于存算一体技术实现光通信与无线通信的接收机,负责工作如下:

上海羿煜电子科技有限公司

实习 2020.07-2021.07 使用Candance为电路设计版图并验证。

上海交通大学, 先进计算机体系结构实验室

蒋力 教授指导

研究 基于ReRAM的可重构CNN加速器架构设计 2019.8 - 至今

研究目的是设计一个基于ReRAM的DNN加速器架构,可显著减少ReRAM阵列周边计算电路开销。

华为合作项目 基于ReRAM的高效可靠DNN加速器技术研究 2019.4 - 2020.4

项目研究基于ReRAM的DNN加速器中,提升计算可靠性以及利用稀疏性提升能效,负责工作如下:

上海交通大学,量子非线性光子学实验室

何广强 教授指导

研究 光频梳的产生与演化条件的研究 2018.3 - 2018.6

中兴合作项目 基于硅基微纳谐振腔的量子纠缠光频梳产生及传输问题研究 2017.6 - 2018.3

项目研究利用非线性频域编码以解决长距离传输过程中光信号的演化衰变问题,负责工作如下:

利思电器

实习 2016.07 - 2016.08

上海交通大学,大学生创新计划

赵春宇教授指导

利思合作项目 带蓝牙接口的DTU的开发 2015.12 - 2016.12

定制一个数据转发单元(DTU)电路与数据分析显示程序,负责工作如下:

助教


Last updated: 2024.08